Verilog系の入門書を調べた

FPGA開発ツールのチュートリアル中に「ちゃんとHDLを勉強しよう」と思ったので、書籍について調べてみた。

どの言語にするか

SystemVerilogが一番記述コストが低く開発効率が良さげなのでSystemVerilogを学ぼうと思う。 ただし、先にVerilog HDLを勉強したほうが良いらしい。

Do I need Verilog before SystemVerilog ? SystemVerilog is a superset of Verilog, which it does encompass. So if you start from scratch, you would need in any case to learn the Verilog concepts before learning all that has been added on top of it.

Another reason to start with Verilog, then add SystemVerilog extensions, is that it will help you understand how to write code that remains compatible with the Verilog tools and flow. In many cases, you may need to stay within the Verilog language boundaries (because of some tools). https://www.alse-fr.com/Do-I-need-SystemVerilog.html

と言うか、SystemVerilogの入門書を探してみてもVerilog HDLを既に知ってる人向けの本しか見つからなかった。 なので、Verilog HDLと設計〜シュミレーションまでのプロセスを学び、Verilog HDLに少し慣れたあたりでystemVerilogを学ぼうと思う。

VerilogHDL

• 基礎
  わかるVerilog HDL入門―文法の基礎から論理回路設計、論理合成、実装まで (トランジスタ技術SPECIAL)
  入門Verilog HDL記述―ハードウェア記述言語の速習&実践 (Design wave basic)
  多分上の本を読む。実際に本屋で手にとって判断する。

• 応用
  Verilog HDL&VHDLテストベンチ記述の初歩 (DESIGN WAVE MOOK)
  本格的に設計を行うなら必須っぽい。今は不要。
  RTL設計スタイルガイド Verilog HDL編
  リーダブルコードやPythonのPEP8のような記述規則をまとめた本。 本格的にやるなら必要とのこと。出版元が解散しているが電子版で購入可能。 SystemVerilogにも対応しているとのこと。

SystemVerilog

SystemVerilog for Design Second Edition: A Guide to Using SystemVerilog for Hardware Design and Modeling
SystemVerilog for Verification: A Guide to Learning the Testbench Language Features
System Verilog Assertions and Functional Coverage – Guide to Language Methodology and Applications
このあたりが良さげ。